Studies/Circuit Design6 High-Bandwidth Memory (HBM3) Specifications Study (1) JEDEC (Joint Electron Device Engineering Council) standards of 3rd generation HBM has been published in January 2022. The latest revised version of HBM3 standards will be addressed in this post. Due to the copyright issues, some figures or information may be reinterpreted by myself referring to the JEDEC standards. With respect to the chip design verification, it is necessary to comprehend the s.. 2023. 7. 26. Conventional SAR ADC Design (Top-Plate Sampling) 연속적인 analog signal을 binary (digital) 형태로 quantize 하기 위해서 회로에서는 ADC가 많이 쓰인다. 그리고 ADC의 종류는 다양하고, 그 종류들은 각자 사용되는 목적 혹은 상황이 상이하다. (e.g., Flash ADC의 경우 속도가 굉장히 빠르지만, energy 및 area overhead 문제가 있고, SAR ADC의 경우 energy 및 area 측면에서 효율적이지만 속도 면에서 느리다) 이번 포스팅에서는 최근 가장 많이 쓰이는 ADC인 SAR ADC (4-bit)의 기초적인 내용을 다뤄보고자 한다. SAR ADC vs. Binary Search Algorithm SAR ADC의 quantization 원리는 binary search algorithm과 굉장히 흡.. 2022. 2. 22. Voltage Averaging with Parallel Switched Capacitors 병렬로 연결된 switched capacitor들은 주로 Digital-to-Analog Converter (DAC) 및 Analog-Digital Converter(ADC) 등에 자주 쓰인다. 주로 커패시터가 갖고 있는 $Q = CV$의 성질과 $C=\epsilon \frac{A}{d}$의 성질로 유전율, 극판의 면적, 혹은 사이의 거리 등으로 커패시턴스를 변화시켜서 bit의 위치를 결정한다. 이런 메커니즘으로 LSB부터 MSB까지 디지털과 아날로그 사이를 오가는 방법으로 쓰이게 된다. 그런데 얼마 전, 극판의 면적 $A$가 모두 같은 parallel switched capacitors를 쓰는 Quasi-Passive Capacitor DAC를 다룬 논문을 보고 구조가 흥미로운 것 같아 관련 내용을 정.. 2021. 1. 14. Pseudo-differential Sense Amplifier 기존 Sense Amplifier와 다른 구조로 새로운 메커니즘을 가진 Pseudo-differential Sense Amplifier에 대해서 정리를 해보려고 한다. Conventional Amplifier (Single-ended) Amplifier는 회로 상에서 정말 자주 보게 되는 요소들 중 하나다. 특히 여러 개의 Bitline을 가지고 0 혹은 1의 상태를 판별해야 하는 메모리나 프로세서에서는 없어서는 안 되는 것들에 속한다. 예전부터 Fig. 1과 같은 증폭기를 많은 회로에서 사용했지만, 점점 빠른 속도의 동작이 요구되면서 위와 같은 증폭기에서 점점 많은 개선이 이루어졌다. Fig. 2를 보면 알 수 있듯이 $t_{out1}$을 conventional amp. 가 output을 출력하는 데에.. 2020. 9. 1. 이전 1 2 다음
