Transistor Level의 회로 설계 : (1) Floating, Pull-up & Pull-down

디지털 집적회로 설계를 학부 시절에 배우면서 초반에는 가장 기초적인 부분인데도 불구하고 가장 어려웠던 것이 바로 transistor level에서 회로를 설계하는 것이었다. 어떤 Combinational Logic의 Boolean Expression을 보고 transistor level의 회로를 생각해낼 수 있어야 가장 중요한 delay를 파악할 수 있고 또 layout을 위한 spacing도 고려할 수 있다. 한 마디로, 회로를 생각해낼 수 없다면 집적회로는 당연히 생각해낼 수 없는 것이다.

 

그렇게 transistor level의 설계에 관해 궁금했던 기억이 있는데, 당시 직접 찾아보면서 익혔던 정보들을 이곳에 좀 더 이해하기 쉽고 간단하게 업로드하고자 한다.

 

 

 

Pull-up Network와 Pull-down Network에 대한 이해

---

먼저, 디지털 집적회로를 transistor level에서 바라볼 수 있기 위해서는 Pull-up Network와 Pull-down Network에 대한 이해가 필요하다. 학부 저학년이어도 회로를 배우면서 Pull-up Resistor 혹은 Pull-down Resistor라는 키워드를 많이 봐왔을 것이다. 사실상 많은 교재에서는 Pull-up/down Resistor에 관해 부연설명을 하지 않은 채 명칭만을 사용한다. 왜 그런 명칭이 도입되었고 회로에 쓰이는지를 아는 것이 중요한데, 그 '왜'에 해당되는 것이 바로 Floating 현상이다.

---

Floating

 

Rudolf F. Graf의 저서 「Modern Dictionary of Electronics, 7th Edition」의 표현을 빌리자면, Floating은 "The condition of device or circuit that is not grounded and not tied to any established potential"이라고 한다.

 

즉, 확실한 potential을 가진 것에 접지되거나 연결되지 않은 상태를 의미한다. 이런 상태는 디지털 회로 체계 상 불안정 그 자체를 나타낸다. 그렇기 때문에 'HIGH' 혹은 'LOW' 등의 Established potential을 띌 수 있게 조치를 취해야 하는데, 그게 바로 Pull-up & Pull-down 이다.

 

이 Pull-up과 Pull-down을 하는 데에 가장 중요한 것은 Resistance이다. 어떤 Supply voltage나 Ground로 바로 회로를 연결하게 된다면, 임의의 네트워크의 안정성에 너무나 큰 위협이기 때문인데, 더 작은 저항으로 흐르고 싶어 하는 전류의 특성상 short circuit을 network에 연결한다는 것은 과전류라는 불상사가 일어날 수 있게 된다. 이걸 생각해보면 우리가 처음 회로에 대해 배울 때 항상 대부분 모든 회로에 '이 Resistor는 왜 달려있을까?' 하고 의문이 드는 것들이 다 회로의 안정성을 위한 장치였다는 것을 알 수 있다.

 

그런데 집적회로에서는 사실상 부가적인 Resistor를 회로에 추가하는 것은 굉장히 어렵기도 하고, 동시에 비효율적이다. 그래서 사용되는 요소가 바로 Transistor다. 명칭에서부터 알 수 있듯이, Transistor는 "Trans + (Re) sistor"의 의미로 내부의 저항을 외부의 요인으로 바꿀 수 있는 소자다. 여기서 외부의 요인은 (MOS만을 생각하자) $V_{G}$ (Gate Voltage)인데, $V_{G}$에 따라서 저항 값이 매우 커져 Open의 기능을 띄거나 매우 낮아져 Short의 기능을 띌 수 있게 된다. 그럼 지금부터 Transistor를 이용한 디지털 회로 중 가장 간단한 Inverter의 예를 들어 Pull-up과 Pull-down을 자세히 설명해보겠다.

---

Pull-up & Pull-down Network in Inverter

 

Inverter는 하나의 PMOS와 하나의 NMOS로 이루어져 있다. 

 

Inverter Schematic

 

이 회로도에서 두 transistor, PMOS와 NMOS는 각각 Pull-up과 Pull-down의 역할을 수행한다. 그 이유는 각 MOSFET의 특성을 살펴보면 되는데,

 

Source : CMOS VLSI Design : A Circuits and Systems Perspective, 4th Ed., Weste & Harris

 

어떤 gate voltage가 인가되냐에 따라서 NMOS는 (a)처럼 drain에서 source 방향으로 전류를 흘려보내고 PMOS는 (b)처럼 source에서 drain 방향으로 전류를 흘려보내는 게 특징이다. 그렇기 때문에 $Vin$을 조정하여 PMOS를 통해 $VDD$로 향하는 Pull-up을 하게 하거나, NMOS를 통해 $GND$로 향하는 Pull-down을 하게 하는 것이 가능해진다.

 

---

대략적으로 디지털 회로에서 가장 기본이라고 할 수 있는 Pull-Up & Pull-Down operation에 대해서 살펴보았다. 이다음에 진행하는 게시물에서는 위에 언급한 본격적으로 Inverter 회로를 넘어서 여러 logic이 조합된 combinational logic circuit에 대한 boolean algebra 식을 보고 설계하는 간단한 방법에 대해 다루겠다.