기존 Sense Amplifier와 다른 구조로 새로운 메커니즘을 가진 Pseudo-differential Sense Amplifier에 대해서 정리를 해보려고 한다.
Conventional Amplifier (Single-ended)
Amplifier는 회로 상에서 정말 자주 보게 되는 요소들 중 하나다. 특히 여러 개의 Bitline을 가지고 0 혹은 1의 상태를 판별해야 하는 메모리나 프로세서에서는 없어서는 안 되는 것들에 속한다.
예전부터 Fig. 1과 같은 증폭기를 많은 회로에서 사용했지만, 점점 빠른 속도의 동작이 요구되면서 위와 같은 증폭기에서 점점 많은 개선이 이루어졌다.
Fig. 2를 보면 알 수 있듯이 $t_{out1}$을 conventional amp. 가 output을 출력하는 데에 걸리는 시간이라 하고, $\triangle V_{BL_{1}}$을 $V_{DD}$와 $V_{ref}$의 차이라고 할 때, voltage drop이 어느 정도 충분해져야 output이 출력되는 것을 알 수 있다.
Amp. 의 $V_{ref}$가 $V_{BL}$에 비해 차이가 크다면 output을 얻는 데까지 걸리는 시간이 늘어나고, voltage가 사용되는 margin이 줄어드는 문제를 겪을 수 있다.
Pseudo-differential Sense Amplifier
앞선 기존 Amp. 의 문제점을 개선하기 위해 고안된 것이 Pseudo-differential Amplifier이다.
Fig. 3에서 보면 $V_{ref}$가 $1.1V$임을 알 수 있다. 따라서 같은 $V_{DD}$가 쓰였다고 했을 때, 위의 $0.6V$보다 기준 전압이 더 높은 것이다. 이렇게 되면 어떤 결과가 나오는지 도식화한다면,
언급한 대로 $V_{DD}$에서 pseudo-differential SA만의 $V_{ref}$와의 차 즉, $\triangle V_{BL_{2}}$이 훨씬 작은 상태에서 output을 출력할 수 있다.
그렇게 되면서 output을 출력하는 데에 걸리는 시간인 $t_{out2}$가 conventional amp. 보다 훨씬 짧아진다.
따라서, 기존 amp. 에 비해 pseudo-differential sense amp. 가 갖는 장점을 간단하게 정리해본다면:
- Early Sensing이 가능해진다. (Output acquiring time의 감소)
- Sensing Margin이 늘어난다.
이 정도로 정리할 수 있겠다.
'Studies > Circuit Design' 카테고리의 다른 글
High-Bandwidth Memory (HBM3) Specifications Study (1) (1) | 2023.07.26 |
---|---|
Conventional SAR ADC Design (Top-Plate Sampling) (0) | 2022.02.22 |
Voltage Averaging with Parallel Switched Capacitors (0) | 2021.01.14 |
Transistor Level의 회로 설계 : (2) Combinational Logic Circuit w/ Boolean Expression (2) | 2020.08.25 |
Transistor Level의 회로 설계 : (1) Floating, Pull-up & Pull-down (0) | 2020.07.12 |
댓글